静态列

简介 DRAM加快数据输出的一种模式。当访问静态列（static-column）的数据时，DRAM不断地激活列输出缓冲区，以此来加速输出。但其缺点是当地址不连续时就会很慢，而且耗电量也比 FPM模式要高...

搜索静态列相关的维吧